リアルタイムデータ処理のための方法&装置

Abstract

【解決手段】プログラマブルマイクロプロセッサのための改善された命令セット&コア設計、制御、及び通信が開示され、これは、今日の及び先行技術のプロセッサにおける集中型のプログラムシーケンシングを、新規の分散型のプログラムシーケンシングで置き換えるための戦略を伴う。新規の分散型のプログラムシーケンシングでは、各機能ユニットは、自身の命令フェッチ&デコードブロックを有し、各機能ユニットは、プログラム格納のための自身のローカルメモリを有し、計算ハードウェア実行ユニット及びメモリユニットは、設定及び切り替え相互接続が異なるハードウェアユニットを確立する様々なアプリケーション命令シーケンスに応じて異なる順序に再設定可能なパイプラインステージを伴うプログラマブル埋め込みプロセッサとして、柔軟にパイプライン化される。 【選択図】図1

Claims

Description

Topics

    Download Full PDF Version (Non-Commercial Use)

    Patent Citations (14)

      Publication numberPublication dateAssigneeTitle
      JP-2004362760-ADecember 24, 2004Samsung Electronics Co Ltd, 三星電子株式会社マルチポートメモリ装置
      JP-2004531149-AOctober 07, 2004インテル・コーポレーション再配置可能な論理環境で使用するための効率的な高性能データ動作エレメント
      JP-2006018412-AJanuary 19, 2006Fujitsu Ltd, 富士通株式会社アドレス生成器および演算回路
      JP-2006031127-AFebruary 02, 2006Fujitsu Ltd, 富士通株式会社再構成可能な演算装置
      JP-2006252440-ASeptember 21, 2006Fujitsu Ltd, 富士通株式会社再構成可能演算処理装置
      JP-2010541088-ADecember 24, 2010アクシス セミコンダクター インコーポレイテッドリアルタイム信号処理のための方法及び装置
      JP-2011522317-AJuly 28, 2011アクシス・セミコンダクター・インコーポレーテッドAxis Semiconductor Incorporatedリアルタイムな信号処理及び更新のためのマイクロプロセッサ技術
      JP-H03211656-ASeptember 17, 1991Texas Instr Inc Multiprocessor system using crossbar link of processor and memory and operating method therefor
      JP-H07282237-AOctober 27, 1995Hitachi Ltd, 株式会社日立製作所半導体集積回路
      JP-S63240664-AOctober 06, 1988Seiko Instr & Electronics Ltd, Masahiro SowaFast processing computer
      US-2006253689-A1November 09, 2006Icera Inc.Apparatus and method for configurable processing
      US-2007143577-A1June 21, 2007Akya (Holdings) LimitedReconfigurable integrated circuit
      US-6052773-AApril 18, 2000Massachusetts Institute Of TechnologyDPGA-coupled microprocessors
      WO-9744728-A1November 27, 1997Advanced Micro Devices, Inc.Processeur presentant une interconnexion de bus pouvant etre dynamiquement reconfiguree en reponse a un champ d'instructions

    NO-Patent Citations (5)

      Title
      CSNG199901446002; 平田博章、外7名: '多重制御フロー機構を備えた資源共有型プロセッサ・アーキテクチャ' 情報処理学会研究報告 第92巻,第48号,(92-ARC-94), 19920612, Pages:9-16, 社団法人情報処理学会
      JPN6013034730; 平田博章、外7名: '多重制御フロー機構を備えた資源共有型プロセッサ・アーキテクチャ' 情報処理学会研究報告 第92巻,第48号,(92-ARC-94), 19920612, Pages:9-16, 社団法人情報処理学会
      JPN6013034731; Francisco Barat, Rudy Lauwereins, Geert Deconinck: 'Reconfigurable Instruction Set Processors from a Hardware/Software Perspective' IEEE TRANSACTIONS ON SOFTWARE ENGINEERING Vol:28, No:9, 200209, Pages:847-862, IEEE
      JPN6013040034; HANS M. JACOBSON, GANESH GOPALAKRISHNAN: 'Application-Specific Programmable Control for High-Performance Asynchronous Circuits' Proceedings of the IEEE Vol:87, No:2, 199902, Pages:319-331, IEEE
      JPN6013040035; Dev C. Chen, Jan M. Rabaey: 'A Reconfigurable Multiprocessor IC for Rapid Prototyping of Algorithmic-Specific High-Speed DSP Data' IEEE Journal of Solid-State Circuits Vol:27, No:12, 199212, Pages:1895-1904, IEEE

    Cited By (1)

      Publication numberPublication dateAssigneeTitle
      JP-2015022495-AFebruary 02, 2015日本電信電話株式会社, Nippon Telegr & Teleph Corp State machine circuit